(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-105258

(43)公開日 平成10年(1998) 4月24日

(51) Int.Cl. 6		識別記号	FΙ		
G05F	1/56	3 1 0	G05F	1/56	310A
H01L	27/04		H01L	27/04	В
	21/822				

審査請求 未請求 請求項の数3 OL (全 5 頁)


(21)出願番号	特度平8-259477	(71) 出願人 000004075
(22)出顧日	平成8年(1996)9月30日	ヤマハ株式会社 静岡県浜松市中沢町10番1号
(<i>СС)</i> ш ю р	十版6十(1990) 3 730日	
		(72)発明者 安井 彰司
		静岡県浜松市中沢町10番1号 ヤマハ株式
		会社内
		(72)発明者 山田 秀幸
		静岡県浜松市中沢町10番1号 ヤマハ株式
		会社内
		(74)代理人 弁理士 伊丹 膀
		i

(54) 【発明の名称】 基準電圧発生回路

(57) 【要約】

【課題】 低消費電力で安定出力の特性を確保しなが ら、電源投入時の基準電圧の立上りを高速化した基準電 圧発生回路を提供する。

【解決手段】 電源電圧を分圧する分圧回路1と、この分圧回路1の出力電圧を積分して基準電圧出力端子NBに分圧回路1の出力電圧を基準電圧VREF として取り出すロウパスフィルタ2とを有する基準電圧発生回路において、基準電圧出力端子NBに設けられて電源投入時にオンして基準電圧出力端子NBをロウパスフィルタ2より高速で充電する高速充電回路3と、分圧回路1の出力電圧と基準電圧出力端子NBの出力電圧とを比較してその差が所定レベル以下になったことを検出して高速充電回路3をオフ駆動するコンパレータとを備えた。



【特許請求の範囲】

【請求項1】 電源電圧を分圧する分圧手段と、

この分圧手段の分圧出力端子の電圧を積分して基準電圧 出力端子に基準電圧を出力するロウパスフィルタ手段 ٤,

前記基準電圧出力端子に設けられて電源投入時にオンし て前記基準電圧出力端子を前記ロウパスフィルタ手段よ り高速で充電する高速充電手段と、

前記分圧出力端子と基準電圧出力端子の電圧を比較して 速充電手段をオフ駆動する比較手段とを備えたことを特 徴とする基準電圧発生回路。

【請求項2】 前記比較手段は、前記基準電圧出力端子 の電圧の立上り時に前記分圧出力端子の電圧とほぼ等し い第1のしきい値を有し、前記基準電圧出力端子の立下 がり時に前記分圧出力端子の電圧より僅かに低い第2の しきい値を有するヒステリシス特性を持つコンパレータ であることを特徴とする請求項1記載の基準電圧発生回 路。

り離すためのパワーダウン制御手段を更に備えたことを 特徴とする請求項1または2に記載の基準電圧発生回

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、集積回路内で使 用するに好適な、低消費電力で安定な基準電圧を発生す る基準電圧発生回路に関する。

[0002]

【従来の技術】集積回路内で用いられる基準電圧発生回 路として、従来、図5に示すものが知られている。この 基準電圧発生回路は、電源VDD、VSS間に設けられた抵 抗R51とR52の直列回路からなる分圧回路と、この分圧 回路の出力電圧を積分して基準電圧出力 VREF を得る抵 抗R53とコンデンサCとからなるロウパスフィルタによ り構成されている。消費電力を小さくするためには、分 圧抵抗R51, R52には大きな抵抗値のものが用いられ る。またロウパスフィルタは、分圧回路の出力電圧を安 定な基準電圧VREF として取り出すためのもので、抵抗 R53とコンデンサCの時定数は大きく設定される。

[0003]

【発明が解決しようとする課題】上述のような基準電圧 発生回路では、安定な基準電圧VREF を得るために、ロ ウパスフィルタの時定数を十分大きくすること、具体的 には抵抗R53とコンデンサCに、R53=50k Ω , C= 22μFといった大きな値のものを用いることが必要と なる。このため、電源投入時の基準電圧VREF の立上り が遅くなるという問題があった。このコンデンサCは、 集積回路外部に配置され、集積回路内部と接続されてい

ウパスフィルタの時定数を小さくすればよいが、これは 基準電圧 VREF の不安定化をもたらす。

【0004】この発明は、上記事情を考慮してなされた もので、低消費電力で安定出力の特性を確保しながら、 電源投入時の基準電圧の立上りを高速化した基準電圧発 生回路を提供することを目的としている。

[0005]

【課題を解決するための手段】この発明に係る基準電圧 発生回路は、電源電圧を分圧する分圧手段と、この分圧 その差が所定レベル以下になったことを検出して前記高 10 手段の分圧出力端子の電圧を積分して基準電圧出力端子 に基準電圧を出力するロウパスフィルタ手段と、前記基 準電圧出力端子に設けられて電源投入時にオンして前記 基準電圧出力端子を前記ロウパスフィルタ手段より高速 で充電する高速充電手段と、前記分圧出力端子と基準電 圧出力端子の電圧を比較してその差が所定レベル以下に なったことを検出して前記高速充電手段をオフ駆動する 比較手段とを備えたことを特徴としている。

【0006】この発明において好ましくは、前記比較手 段が、前記基準電圧出力端子の電圧の立上り時に前記分 【請求項3】 前記分圧手段及び比較手段を電源から切 20 圧出力端子の電圧とほぼ等しい第1のしきい値を有し、 前記基準電圧出力端子の立下がり時に前記分圧出力端子 の電圧より僅かに低い第2のしきい値を有するヒステリ シス特性を持つコンパレータであることを特徴とする。 この発明はまた、前記分圧手段及び比較手段を電源から 切り離すためのパワーダウン制御手段を更に備えたこと を特徴とする。

> 【0007】この発明によると、基準電圧出力端子に設 けられた高速充電手段により電源投入時にロウパスフィ ルタより小さい時定数で基準電圧出力端子を高速充電す 30 ることにより、基準電圧出力の立上りを高速化すること ができる。高速充電手段は、比較手段により、分圧出力 端子と基準電圧出力端子の電圧とを比較してその差が所 定レベル以下になったことを検出してオフ駆動される。 従って、立上り特性が改善され、しかもロウパスフィル タの時定数は大きく保つことにより、基準電圧出力の不 安定化をもたらすことはない。

【0008】また、比較手段として、基準電圧出力端子 の出力電圧の立上り時と立下がり時とで異なる第1,第 2のしきい値を有するヒステリシス特性を持つコンパレ 40 ータを用いると、高速充電手段のオンオフ制御による基 準電圧出力端子のリンギングが防止され、高速充電手段 を設けたことによる基準電圧の不安定化を防止すること ができる。また、分圧手段は従来と同様の大きな抵抗値 で構成することにより、低消費電力特性を保持すること ができる。更に、分圧手段と比較手段を必要に応じて電 源から切り離すパワーダウン制御手段を設けることによ り、一層の低消費電力化が図られる。

[0009]

【発明の実施の形態】以下、図面を参照して、この発明 る。基準電圧VREF の立上りを高速にするためには、ロ 50 の実施例を説明する。図1は、この発明の一実施例に係

る基準電圧発生回路の要部構成を示す。電源VDD、VSS 間に直列接続された抵抗R11、R12からなる分圧回路1 と、この分圧回路1の分圧出力端子NAの電圧を積分し て、基準電圧出力端子NBに基準電圧VREFを得る抵抗 R13とコンデンサCとからなるロウパスフィルタ2と が、この基準電圧発生回路の基本構成である。ロウパス フィルタ2の抵抗R13とコンデンサCは例えば、R13= $50k\Omega$, C=22 μ Fに設定される。

【0010】基準電圧出力端子NBと電源VDDの間に た高速充電回路3が設けられている。トランジスタQP1 のオン抵抗と抵抗R14、及びコンデンサCで決まる時定 数は、ロウパスフィルタ2のそれに比べて十分小さく設 定される。抵抗R14は、省略することもできる。この高 速充電回路3を、電源投入時にオンし、基準電圧出力端 子NBが所定のレベルまで立ち上がったときにこの高速 充電回路3をオフ駆動するために、コンパレータ4が設 けられている。コンパレータ4は、分圧出力端子NAの 電圧と基準電圧出力端子NBの電圧とを比較して、これ らの差が所定レベルになったことを検出して、その検出 20 出力がインパータ5を介して高速充電回路3のPMOS トランジスタQP1のゲートに送られる。

【0011】この基準電圧発生回路では、電源投入時、 コンパレータ4の出力は、"H"であり、高速充電回路 3のPMOSトランジスタQP1がオンして、基準電圧出 力端子NBは電源VDDに向かって高速に充電される。そ して、基準電圧出力端子NBが分圧出力端子NAの電圧 レベルに達すると、コンパレータ4の出力が"L"にな り、高速充電回路3がオフになる。この実施例の場合、 後に詳細に説明するように、コンパレータ4は、インバ 30 ータ5の出力により帰還制御されて、ヒステリシス特性 を持つようになっている。

【0012】図2は、この実施例の基準電圧発生回路の 具体構成である。図1と対応する部分には、図1と同一 符号を付してある。コンパレータ4は、NMOSトラン ジスタQN5, QN6からなる能動負荷と、ソースを共通に 電流源であるPMOSトランジスタQP6に接続した差動 のPMOSトランジスタ対QP7, QP8とを有する差動回 路を基本とする。PMOSトランジスタQP7のゲートに は、分圧回路1の出力端子NAの電圧が参照電圧として 40 入る。PMOSトランジスタQP8のゲートには、検出す べき基準電圧出力端子NBの出力電圧が抵抗R16を介し て供給される。コンパレータ4の出力段は、NMOSト ランジスタQN4と電流源PMOSトランジスタQP5から なり、その出力がNMOSトランジスタQNIとPMOS トランジスタQP3からなるインバータ5の入力端に接続 されている。

【0013】コンパレータ4の電流源PMOSトランジ スタQP5, QP6を駆動するバイアス回路6として、これ らのトランジスタQP5,QP6とともにカレントミラー回 50 OSトランジスタQP8に入り、コンパレータ4の出力端

路を構成するPMOSトランジスタQP4と抵抗R15が設 けられている。このバイアス回路6には、パワーダウン 制御のためのスイッチング案子としてNMOSトランジ スタQN2が挿入されている。同様のパワーダウン制御の 目的で、定常電流が流れる分圧回路1にも電源VDD側に PMOSトランジスタQP2が挿入され、またコンパレー タ4の出力段NMOSトランジスタQN4に並列にNMO SトランジスタQN3が設けられている。

【0014】図3は、パワーダウン制御回路7の構成を は、PMOSトランジスタQP1と抵抗R14を直列接続し 10 示している。この制御回路7は、PMOSトランジスタ QP12 とNMOSトランジスタQN12 により構成されて 制御信号VCにより駆動される初段CMOSインバータ と、更にこのインバータ出力により駆動される、PMO SトランジスタQP11 とNMOSトランジスタQN11か らなる2段目CMOSインバータにより構成される。初 段CMOSインバータの出力VNにより、バイアス回路 6のNMOSトランジスタQN2が制御駆動され、2段目 CMOSインバータの出力VPにより分圧回路1のPM OSトランジスタQP2及びコンパレータ4の出力段NM OSトランジスタQN3が制御駆動される。

> 【0015】この実施例のコンパレータ4は、前述のよ うにヒステリシス特性を持つように構成されている。そ のために、能動負荷の一方のNMOSトランジスタQN6 に並列にNMOSトランジスタQN7が設けられ、このN MOSトランジスタQN7のゲートがインバータ5の出力 により帰還制御されるようになっている。具体的な動作 は後述するが、基準電圧出力端子NBの立上り時にはN MOSトランジスタQN7がオフ、立下がり時はオンとな り、能動負荷の基準電流値が切替えられて、異なるしき い値を持つことになる。

> 【0016】なおこの実施例の場合、図2の各部のNM OSトランジスタQN1~QN7は、ソース端子がVSSに接 続され、バルクはソースと別に基板バイアス電源 VBBに 接続されており、回路に流れる電流とバルクに流れる電 流を分離することでノイズ対策を行っている。 図3に示 すパワーダウン制御回路7についても同様である。

【0017】次に、この様に構成された基準電圧発生回 路の動作を、図4を参照しながら説明する。パワーダウ ン制御信号VCは通常、"L"であり、これにより図2 の各部のパワーダウン制御用MOSトランジスタQP2, QN2はオン、そしてQN3はオフとなる。電源が投入され ると、分圧回路1の分圧出力端子NAには、抵抗R11、 R12による分圧出力電圧VAがほぼ瞬時に得られる。も し高速充電回路3がなければ、基準電圧出力端子NB は、図4に一点鎖線で示すように、ロウパスフィルタ2 の時定数で決まる充電カーブを描いて分圧出力電圧VA に近づく。この実施例の場合は、電源投入直後、基準電 圧出力端子NBの"L"出力(分圧出力端子NAの分圧 出力電圧VAと比較した場合)がコンパレータ4のPM

子NCが"H"、従ってインバータ5の出力端子NDが "L"であって、これにより高速充電回路3のPMOS トランジスタQP1がオンする。これにより、時定数がロ ウパスフィルタ2に比べて十分小さい高速充電回路3に より基準電圧出力端子NBが電源VDDに向かって充電さ れて、図4に示すように高速に立ち上がる出力電圧VB が得られる。

【0018】また、電源投入直後、インバータ5の "L"出力により、コンパレータ4のNMOSトランジ スタQN7がオフに保たれ、このときコンパレータ4は、 反転しきい値として第1のしきい値VTH1を持つ。第1 のしきい値VTH1 は、図4に示すように分圧出力電圧V Aと理想的には同じ(ほぼ等しい値)に設定されてい る。基準電圧出力端子NBの出力電圧VBが第1のしき い値VTH1 に達すると、コンパレータ4の出力が反転し て、インバータ5の出力端子NDが"H"になり、高速 充電回路3のPMOSトランジスタQPIがオフ駆動され て、高速充電は停止する。

【0019】従ってこの実施例によると、高速に分圧出 力電圧VAまで立ち上がる基準電圧VREF が得られる。 一方、インバータ5の出力端子NDが "H"になると、 コンパレータ4のNMOSトランジスタQN7がオン駆動 され、コンパレータ4の電流バランスが変化して、反転 しきい値は、第1のしきい値VTHI より低い第2のしき い値VTH2 になる。第2のしきい値VTH2 は、図4に示 すように、分圧出力電圧VAより僅かに低い値、VAβに設定されている。従って、基準電圧VREFが負荷に より放電されて低下しても、第2のしきい値VTH2 にな るまではコンパレータ4の出力は反転せず、高速充電回 路3はオフに保たれる。但し、一旦基準電圧VREF が分 30 圧出力電圧VAに達すれば、分圧回路1及びロウパスフ ィルタ2によって従来と同様の効果も発揮し得るものと なっている。

【0020】この様にコンパレータ4にヒステリシスを 持たせることにより、基準電圧出力端子NBのリンギン グを防止して、安定な基準電圧を得ることが可能にな る。この実施例では、高速化のために、高速充電回路3 を設けることでロウパスフィルタ2の時定数を小さくす る必要がないから、これも基準電圧安定化に寄与する。 またこの実施例では、コンパレータ4またはインバータ 40 るための特性図である。 5の出力を、基準電圧発生回路の出力が所定の基準電圧 に達したことを他の回路に伝える検出信号としても用い ることができる。

【0021】次に、必要に応じてパワーダウン制御信号 VCを "H" にすると、制御電圧VN= "L", VP= "H"が得られ、これにより分圧回路1はPMOSトラ

ンジスタQP2がオフとなって電源VDDから切り離され る。またバイアス回路6のNMOSトランジスタQN2が オフ、従ってバイアス回路6とコンパレータ4の電流源 PMOSトランジスタQP4, QP5, QP6がオフになっ て、バイアス回路6とコンパレータ4はやはり電源VDD から切り離される。これらの制御により、各部の定常電 流が抑制され、パワーセーブが可能になる。

【0022】また、パワーダウン制御信号VCが"H" のとき、コンパレータ4は、NMOSトランジスタQN3 10 がオンになって出力が短絡され、インバータ5の出力端 子NDは"H"となって、高速充電回路3のPMOSト ランジスタ QP1はオフに保たれる。このパワーダウン制 御は、集積回路内でこの基準電圧発生回路の動作を必要 としない期間にこの基準電圧発生回路をオフにして、集 積回路全体の無駄な消費電力を低減するという制御に用 いることができる。

[0023]

【発明の効果】以上述べたようにこの発明によれば、時 定数の大きいロウパスフィルタを用いた基準電圧発生回 路に高速充電回路を設けて、電源投入時の基準電圧の立 上りの高速化を図ることができる。高速充電回路は、コ ンパレータにより、分圧回路の分圧出力端子と基準電圧 出力端子の電圧を比較してその差が所定レベル以下にな ったことを検出してオフ駆動される。従って、立上り特 性が改善され、しかもロウパスフィルタの時定数は大き く保つことにより、基準電圧出力の不安定化をもたらす ことはない。また、コンパレータとして、二つのしきい 値を有するヒステリシス特性を持つもの用いると、高速 充電回路のオンオフ制御による基準電圧出力端子のリン ギングが防止され、高速充電回路を設けたことによる基 準電圧の不安定化を防止することができる。

【図面の簡単な説明】

【図1】 この発明の一実施例に係る基準電圧発生回路 の要部構成を示す。

【図2】 同実施例の基準電圧発生回路の具体的構成を 示す。

【図3】 同実施例の基準電圧発生回路に用いられるパ ワーダウン制御回路を示す。

【図4】 同実施例の基準電圧発生回路の動作を説明す

【図5】 従来の基準電圧発生回路を示す。

【符号の説明】

1…分圧回路、2…ロウパスフィルタ、3…高速充電回 路、4…コンパレータ、5…インバータ、6…バイアス 回路、7…パワーダウン制御回路、NA…分圧出力端 子、NB···基準電圧出力端子。

